Clik here to view.
Faiss的多线程效率问题
过去的一周，被AI组的同事拉去分析faiss的多核心效率低下的问题。Faiss是由Facebook主导开源的一个“向量搜索（召回）算法”库。简单的说：Faiss能在一大堆库存的向量中找出与指定向量最相似的几向量。...
View ArticleClik here to view.
CPU各级缓存
被问起CPU的各级缓存，才想起我之前一直没有对应的帖子介绍这块的内容。索性就借着这个机会讲讲吧。 对目前主流的x86平台，CPU的缓存（cache）分为L1，L2，L3总共3级。也有部分的文章中有FLC(first-level cache), MLC(mid-level cache), LLC (last-level cache)的方式区分目前的3级缓存。CPU...
View ArticleClik here to view.
PMU Event counter的使用状况检测
题目用中文反而有点绕，How to detect whether PMU event counters are occupied? 就是在前几天全民在家办公的时候，有个来自A公司的“大客户”发邮件咨询了类似的问题。事发他们正在开发一套基于PMU （performance monitoring unit）event...
View ArticleClik here to view.
AMD Rome benchmark数据到架构特征推导
这几天，拿到了一套最新的AMD Rome主机：EPYC 7742 @1.5GHz x 2; 16根32GB DDR4-3200内存。这是AMD的顶级配置，即Rome平台目前推出的最高频率的全部128个核心（开启HT显示为256个）且全部开启最高速率内存通道。这次就从几个测试数据推导出AMD的架构特征特别是内存方面的架构特征。...
View ArticleClik here to view.
Clik here to view.
Clik here to view.
Linux的用户内存上限
首先，提个问题：64bit x86 Linux中用户空间最大可以使用多少物理内存？根据Kernel的定义，这个值是64T，Redhat官方给的是12T，但含糊的说了64T的限制。那64bit x86的寻址位宽是多少？答：48bit，理论上应该是支持2<<48=256T才是，Linux kernel为什么会强制限定了一个64T的最大内存？...
View ArticleClik here to view.
Clik here to view.
DCDC’19-NUMA的优势和陷阱
去年的DCDC，我主要介绍了基于RDT技术对云计算场景做优化，转眼就一年过去了。2019年DCDC依旧还是Santa Clara、台北、上海、北京4处分会场。不同的是今年SC的presentation已经由我在美国的同事代领；台北今年取消了所有的云计算的专题；仅存京沪两地的演讲计划将在下周开始。照旧，这次分享下基于英文版本的内容(PS：不得不删除部分内容，整体略凌乱见谅！)。 背景...
View Article高性能编程的困境
之前收到公司一个大牛的PPT，里边详细分析了一个典型的代码段在短短2~3秒钟时间内的内存访问特征。内容翔实紧凑，说的有理有据。技术类PPT的惯例，文中有几页折线图表达了整个过程中每一细微时间粒度上的内存带宽变化，扫了一眼细细密密的横坐标，一方面感慨大牛的数据之精确，另一方面忽然有了放challenge的冲动。...
View ArticleClik here to view.
从核心性能不一致到sub-numa
既然都是9102年了，云计算早就成了服务器的主要任务，就如同我之前说过的：“那种期待一个应用就把一台主机塞满的时代是回不来了！”不同于服务传统的称之为“科学计算”的模式，云计算的业务场景要求CPU的隔离性更优于性能，尽可能的各个core之间是搭积木似的即可随意打通（单虚机多CPU）又要互不干扰的。Xeon为代表的服务器CPU给出的主流解决方式是单socket，更多核心。...
View ArticleClik here to view.
HyperThread的种种
说起HT技术，这早就是15年以前的技术了，所有的X86 CPU就没见过不支持HT技术的。简而言之，HT技术就是一个把物理CPU core虚拟成多个逻辑CPU并允许并行执行指令的功能。之所以写这篇文章主要是回答几个常见的问题： 为什么有HT技术，为什么HT只有单核心双线程？HT和真实的core到底有什么区别？ 首先第一个问题：X86到底属于复杂指令集CPU CISC（Complex...
View ArticleClik here to view.
LLC缓存一致性保障原理
如果大家了解一点CPU的知识，应该能够了解到当前的x86架构的CPU都通过多级缓存实现内存的快速访问。目前较为流行的做法是3级缓存的设置，L1/L2为每个CPU core独享，而L3 或者LLC（last level...
View ArticleClik here to view.
CPU的电源状态分类
有感于CPU的各种电源状态描述复杂且混乱无比。常见的诸如S0/S1/S3，C0/C3一会儿又成了P开头的P0，P1，还有一堆P01~P0n之类的让人一时半会儿摸不着头脑，这次就一次性归纳一下吧。 首先是G字母开头的0-3，G =...
View ArticleClik here to view.
应用程序状态切换检测
任何一个合理的应用程序的运行时间内，微观上都会存在或多或少的“状态切换”。所谓状态切换的定义就是在用户可感知的特征变化。可感知的特征可以理解为对各种资源的需求变化的特性。有点绕，举个简单例子：一个SQL数据库，在只有一个用户连接的时候，每次用户的访问都会出发一个状态切换事件，而当用户使用长连接（pipe line）去执行多个SQL命令时，由于SQL的不同，每个SQL之间就是一个状态切换。...
View ArticleClik here to view.
一个物理内存分布导致的问题
事出前些日子有人咨询我：“在某个关闭NUMA的双CPU机器上，通过lat_mem_rd跑分，为什么会出现差不多2倍的跑分差距？” 话说这里的lat_mem_rd是lmbench 的一个组件，它通过模拟排序来测试系统的内存读性能——主要是时延为主。...
View Article时延的误区
时延 latency（亦称为延时、潜伏时间等），是衡量一个系统性能的重要指标。这里就简单的谈谈在时延这个概念上经常容易犯的几个误区吧。 对于网络服务请求时延等于QPS（请求数每秒）的倒数？这种理解方式忽略了并发的因素，换句话说，如果假定系统只允许一个并发请求，那请求时延确实和QPS是呈倒数关系。但大多数情况，网络的并发请求是非常复杂的，这直接导致了时延和QPS之间无法直接关联。...
View ArticleClik here to view.
从stream的多线程协同效率说起
似乎每次开头都要讲述一下计算机或者说x86架构的演进历史，这似乎成了站长Litrin的一种习惯。现在的x86架构CPU频率以及最大IPC已经接近极限，厂商倾向于将越来越多的核心通过SMP技术多线程负载。不妨做一个思想实验：将计算机的任务想象为搬砖，CPU核心则是搬砖的工人。根据我们的常识，工人越多则任务完成的越快，也就是意味着核心数和性能是成正比的。然而事实真的如此吗？...
View ArticleSEP,EMON和EDP
近一段时间一直在做些任务负载特征分析的事儿。针对服务器上运行的若干个不同的业务，分析它们对于不同细颗粒度资源的使用情况。本身这些分析的工作是可以通过vtune这类的工具直接得到的。但vtune是一个桌面版本的性能分析工具，一对一的执行、跟踪、数据分析不够“工业化”。于是，这里就讲讲VTune的底层实现SEP和EMON以及EMON结果的分析工具EDP。...
View ArticleDCDC2018–混合部署场景下RDT的应用
5月中旬，我参加了在加利福尼亚圣克拉拉万豪举办的Intel Data Center Design Conference 2018（DCDC’18）这个主要针对与数据中心设计的会议。期间我做了关于Intel RDT技术在数据中心业务质量（QoS）保障为主题的presentation。尽管在本月还有台北、上海、北京三场普通话的同主题演讲，这里还是分享下整个英文版本演讲的主要内容。 背景...
View Article
![【喵萌奶茶屋】★10月新番★[某暗部的少女共栖 / とある暗部の少女共棲 / Toaru Anbu no Item][01][1080p][简日双语]](http://files.seeusercontent.com/2026/10/10/pQl0/toaru-item_w1000.jpg)